This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problems Mailbox.

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

05-225060

(43) Date of publication of application: 03.09.1993

(51)Int.Cl.

GO6F 12/08

G06F 12/12

(21)Application number: 04-059243

(71)Applicant: NEC CORP

(22)Date of filing:

14.02.1992


(72)Inventor: AMAGASAKI HIROHISA

(54) INFORMATION PROCESSOR

(57) Abstract:

PURPOSE: To change a cache control parameter by enabling software to detect the cache hit rate at the time of job execution.

CONSTITUTION: Software accesses a cache access counter means 112 and a cache hit counter means 111 to detect the cache hit rate, and a cache parameter set register means 104 is so set that the cache hit rate is maximum, and a cache system (direct map/set associative) is selected and the cache line size is set by the value of this cache parameter set register means 104.



LEGAL STATUS

[Date of request for examination]

29.02.1996

[Date of sending the examiner's decision of

24.11.1998

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examin r's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19) 日本国特許庁(JP)

(12) 公開特許公報 (A) (11) 特許出願公開番号

FΙ

特開平5-225060

(43)公開日 平成5年(1993)9月3日

(51) Int. C1. 5

識別記号 庁内整理番号

G O 6 F 12/08

3 1 0 Z 7232-5 B

12/12

A 7232-5 B

技術表示箇所

審査請求 未請求 請求項の数3

(全7頁)

(21)出願番号

特願平4-59243

(22)出願日

平成4年(1992)2月14日

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 尼崎 浩久

東京都港区芝五丁目7番1号 日本電気株式

会社内


(74)代理人 弁理士 山川 政樹

(54) 【発明の名称】情報処理装置

(57)【要約】

【目的】 ジョブ実行時にソフトウェアがキャッシュヒ ット率を知ることができ、キャッシュ制御パラメータを 変更できるようにする。

【構成】 ソフトウェアはキャッシュアクセスカウンタ 手段113およびキャッシュヒットカウンタ手段111 をアクセスすることによりキャッシュのヒット率を知る ことができ、キャッシュのヒット率が最大となるように キャッシュパラメータ設定レジスタ手段104を設定 し、このキャッシュパラメータ設定レジスタ手段104 の値によりキャッシュの方式選択(ダイレクトマップ/ セットアソシアティブ) およびキャッシュラインサイズ の設定ができる構成にした。



【特許請求の範囲】

【請求項1】 キャッシュを持つ情報処理装置におい て、ソフトウェアからアクセス可能でありキャッシュア クセス回数をカウントするキャッシュアクセスカウンタ 手段と、前記ソフトウェアからアクセス可能でありキャ ッシュヒット回数をカウントするキャッシュヒットカウ ンタ手段を備えることを特徴とする情報処理装置。

【請求項2】 請求項1記載の情報処理装置において、 ソフトウェアからアクセス可能なキャッシュカウント上 限アドレスレジスタ手段と、前記ソフトウェアからアク セス可能なキャッシュカウント下限アドレスレジスタ手 段を備え、かつキャッシュに対するアクセスアドレスが キャッシュカウント下限アドレスレジスタの値以上であ りかつキャッシュカウント上限アドレスレジスタの値以 下の場合に限りキャッシュアクセス回数をカウントする キャッシュアクセスカウンタ手段およびキャッシュヒッ ト回数をカウントするキャッシュヒットカウンタ手段を 備えることを特徴とする情報処理装置。

【請求項3】 請求項1記載の情報処理装置において、 ソフトウェアからアクセス可能なキャッシュパラメータ 設定レジスタ手段と、ダイレクトマップ方式とセットア ソシアティブ方式を排他的に実現できるキャッシュを備 え、前記キャッシュパラメータ設定レジスタ手段の値に より前記キャッシュの制御方式をダイレクトマップ方式 にするかセットアソシアティブ方式にするか選択するよ うにしたことを特徴とする情報処理装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は情報処理装置のキャッシ ユヒット率測定とキャッシュ制御を実現するための情報 処理装置に関するものである。

[0002]

【従来の技術】従来、この種の情報処理装置において は、ジョブ実行時のキャッシュのヒット率の測定の際は 外部にロジックアナライザなどの測定器を接続する必要 があった。また、キャッシュの制御に関するパラメータ (ラインサイズなど) は固定であるか、可変であっても リセット時にしか変更できずジョブ実行時に変更するこ とはできなかった。

[0003]

【発明が解決しようとする課題】上述した従来の情報処 理装置では、一般にキャッシュのヒット率のわずかな変 化が性能に大きく影響するがキャッシュのヒット率を装 置設計時に正確に予測することは非常に難しいという課 題があった。また、キャッシュのヒット率はキャッシュ の構成方式 (ダイレクトマップ方式、セットアソシアテ ィブ方式)やライン(ブロック)サイズに依存するが、 これらのパラメータをどう設定したときに最高のキャッ シュビット率になるかはプログラムの命令、データアク

てこれらのパラメータは固定であるか可変であってもリ セット時にしか変更できないためあるプログラムに対し ては効果的な設定であっても別のプログラムに対しては 非能率的な設定になるという課題があった。したがっ

2

て、従来の情報処理装置はハードウェアの処理性能を最 高に引き出しているとはいえない。

[0004]

【課題を解決するための手段】本発明の情報処理装置 は、キャッシュを持つ情報処理装置において、ソフトウ 10 ェアからアクセス可能でありキャッシュアクセス回数を カウントするキャッシュアクセスカウンタ手段と、上記 ソフトウェアからアクセス可能でありキャッシュヒット 回数をカウントするキャッシュヒットカウンタ手段を備 えるものである。また、本発明の別の発明による情報処 理装置は上記のものにおいて、ソフトウェアからアクセ ス可能なキャッシュカウント上限アドレスレジスタ手段 と、上記ソフトウェアからアクセス可能なキャッシュカ ウント下限アドレスレジスタ手段を備え、かつキャッシ ュに対するアクセスアドレスがキャッシュカウント下限 アドレスレジスタの値以上でありかつデータキャッシュ カウント上限アドレスレジスタの値以下の場合に限りキ ヤッシュアクセス回数をカウントするキャッシュアクセ スカウンタ手段およびキャッシュヒット回数をカウント するキャッシュヒットカウンタ手段を備えるものであ る。また、本発明のさらに別の発明による情報処理装置 は上記の第1の発明において、ソフトウェアからアクセ ス可能なキャッシュパラメータ設定レジスタ手段と、ダ イレクトマップ方式とセットアソシアティブ方式を排他 的に実現できるキャッシュを備え、上記キャッシュパラ メータ設定レジスタ手段の値により上記キャッシュの制 御方式をダイレクトマップ方式にするかセットアソシア ティブ方式にするか選択するようにしたものである。

[0005]

30

【作用】本発明においては、ジョブ実行時にソフトウェ アが特定のアドレス範囲についてのキャッシュヒット率 を知ることができ、最高のキャッシュヒット率を得られ るようにキャッシュパラメータを変更することができる ようにする。

[0006]

【実施例】図1は本発明の一実施例を示すブロック図で ある。この図1において、101は論理アドレス生成手 段、102は高速アドレス変換手段、103はタグ比較 手段、104はソフトウェアからアクセス可能なキャッ シュパラメータ設定レジスタ手段、105はダイレクト マップ方式とセットアソシアティブ方式を排他的に実現 できるキャッシュであるキャッシュメモリ手段、106 は命令デニード手段、107はゲート手段、108はソ フトウェアからアクセス可能なキャッシュカウント上限 アドレスレジスタ手段、109はソフトウェアからアク セスの仕方によって異なる。従来の情報処理装置におい 50 セス可能なキャッシュカウント下限アドレスレジスタ手

4

段、110はアドレス比較手段、111はソフトウェアからアクセス可能でありキャッシュヒット回数をカウントするキャッシュヒットカウンタ手段、112はソフトウェアからアクセス可能でありキャッシュアクセス回数をカウントするキャッシュアクセスカウンタ手段である。113は論理アドレス(VA31-0)、114は物理アドレス上位ビット(PA31-12)、115はキャッシュタグ(TAG31-12)、116はキャッシュタグ(TAG31-12)、116はキャッシュタグ(TAG31-12)、116はキャッシュタグ(TAG31-12)、116はキャッシュタグ(TAG31-12)、126はキャッシュアクセス信号、1120はキャッシュアクセスに見てドレス、121はキャッシュカウント下限アドレス、122はカウントイネーブル信号、123はキャッシュヒットカウント信号、124は外部から供給される命令信号である。

【0007】このように、本発明はソフトウェアからア クセス可能でありキャッシュアクセス回数をカウントす るキャッシュアクセスカウンタ手段113およびソフト ウェアからアクセス可能でありキャッシュヒット回数を カウントするキャッシュヒットカウンタ手段111を備 えるように構成されている。また、この発明において、 ソフトウェアからアクセス可能なキャッシュカウント上 限アドレスレジスタ手段108とソフトウェアからアク セス可能なキャッシュカウント下限アドレスレジスタ手 段109を持ち、キャッシュに対するアクセスアドレス がキャッシュカウント下限アドレスレジスタの値以上で ありかつキャッシュカウント上限アドレスレジスタの値 以下の場合に限りキャッシュアクセス回数をカウントす るキャッシュアクセスカウンタ手段113およびキャッ シュヒット回数をカウントするキャッシュヒットカウン タ手段111を備えるように構成され、さらに本発明は 上記第1の発明において、ソフトウェアからアクセス可 能なキャッシュパラメータ設定レジスタ手段104とダ イレクトマップ方式とセットアソシアティブ方式を排他 的に実現できるキャッシュ105を持ちキャッシュパラ メータ設定レジスタ手段104の値によりキャッシュ1 05の制御方式をダイレクトマップ方式にするかセット アソシアティブ方式にするか選択するように構成され、 さらに、また、上記第1の発明において、ソフトウェア からアクセス可能なキャッシュパラメータ設定レジスタ 手段104とラインサイズを変更できるキャッシュを持 ちキャッシュパラメータ設定レジスタ手段104の値に よりキャッシュラインサイズを変更するように構成され ている。

【0008】そして、ソフトウェアからアクセス可能であり命令キャッシュアクセス回数をカウントする命令キャッシュアクセスカウンタ手段およびソフトウェアからアクセス可能であり命令キャッシュヒットカウンタ手段を持つように構成され、また、ソフトウェアからアクセス可能な命令キャッシュカウント上限アドレスレジスタ手段とソフト

ウェアからアクセス可能な命令キャッシュカウント下限 アドレスレジスタ手段を持ち、命令キャッシュに対する アクセスアドレスが命令キャッシュカウント下限アドレ スレジスタの値以上でありかつ命令キャッシュカウント 上限アドレスレジスタの値以下の場合に限り命令キャッシュアクセス回数をカウントする命令キャッシュアクセ スカウンタ手段および命令キャッシュヒット回数をカウントする命令キャッシュヒットカウンタ手段を持つよう に構成されている。

【0009】つぎにこの図1に示す実施例の動作を説明 10 する。まず、論理アドレス生成手段101により論理ア ドレス113が生成され、この論理アドレス113の上 位論理アドレスVA31-12が高速アドレス変換手段 102で物理アドレスに変換されると同時に論理アドレ ス113の下位論理アドレスVA12-2がキャッシュ メモリ手段105をアクセスする。そして、物理アドレ ス上位ビット114とキャッシュタグ115をタグ比較 手段103で比較し一致した場合キャッシュヒットと判 定されキャッシュヒット信号116が論理「1」とな 20 る。一方、命令信号124は命令デコード手段106に よってデニードされ、キャッシュアクセスを伴う命令の 場合、キャッシュアクセス信号117が論理「1」とな る。そして、キャッシュカウント上限アドレスレジスタ 手段108、キャッシュカウント下限アドレスレジスタ 手段109はソフトウェアから値を読み書きできる32 ビットレジスタ手段である。

【0010】つぎに、ソフトウェアによりキャッシュカ ウント上限アドレスレジスタ108、キャッシュカウン ト下限アドレスレジスタ109に設定された値はキャッ シュカウント上限アドレス120、キャッシュカウント 下限アドレス121に出力される。アドレス比較手段1 10はこのキャッシュカウント上限アドレス120とキ ャッシュカウント下限アドレス121および論理アドレ ス113を比較し、この論理アドレス113がキャッシ ュカウント下限アドレス121以上であり、キャッシュ カウント上限アドレス120以下である場合にカウント イネーブル信号122を論理「1」にする。このカウン トイネーブル信号122が論理「1」のときキャッシュ アクセス信号117はキャッシュアクセスカウンタ手段 112でカウントされる。このキャッシュアクセスカウ ンタ手段112の値はキャッシュカウント下限アドレス 121以上キャッシュカウント上限アドレス120以下 のアドレス空間に対するキャッシュアクセスの回数を表 わす。そして、キャッシュヒット信号116とキャッシ ュアクセス信号117はゲート手段107で論理積をと られキャッシュヒットカウント信号123となる。そし て、カウントイネーブル信号122が論理「1」のとき キャッシュヒットカウント信号123はキャッシュヒッ ト上位カウンタ手段111でカウントされる。ここで、 50 このキャッシュヒットカウンタ手段111の値はキャッ

シュカウント下限アドレス121以上キャッシュカウン ト上限アドレス120以下のアドレス空間に対するキャ ッシュヒットの回数を表わす。キャッシュヒットカウン タ手段111, キャッシュアクセスカウンタ手段112 は任意のアドレスに割り付けられており、ソフトウェア から値を読み込むことができる。このキャッシュヒット カウンタ手段111から読み込んだ値を Nнхт, キャッ シュアクセスカウンタ手段112から読み込んだ値をN rwとするとキャッシュのヒット率はN_{HIT}/Nrw とな り、ソフトウェアはキャッシュヒットカウンタ手段11 1,キャッシュアクセスカウンタ手段112を読み込む ことでキャッシュのヒット率を知ることができる。キャ ッシュパラメータレジスタ手段104はソフトウェアか ら値を読み書きすることができる32ビットレジスタ手 段である。

【0011】このキャッシュパラメータレジスタ手段1 04 (32ビットレジスタ手段)の構成例を図2に示 す。この図2において、D/Sはダイレクトマップ方 式、セットアソシアティブ方式選択ビットであり、LS 21, LS20はキャッシュのラインサイズ指定ビット である。

【0012】このLSZ1, LSZ0とラインサイズの 関係を図3に示す。そして、キャッシュメモリ手段10 5を詳細に示したのが図4である。キャッシュバンク 「0」, 「1」の容量がそれぞれ4KBづつあり、最小 ラインサイズが1ワード(4バイト)の場合について説 明する。この図4において図1と同一符号のものは相当 部分を示し、401はキャッシュバンク0、402はキ ヤッシュパンク1、403は論理和をとるゲート手段、 405, 405はそれぞれキャッシュバンク0, キャッ シュバンク1のデータバッファ手段、406, 408は ナンド (NAND) ゲート手段、407は論理否定ゲー ト手段、409~412は論理積をとるゲート手段、4 13は論理アドレスVAのうちの11ビットVA12-2、414はダイレクトマップ、セットアソシアティブ 選択信号、415, 416はラインサイズ選択信号 (L SZ1, LSZ0)、417, 418はキャッシュバン ク選択信号、115-0, 115-1はそれぞれキャッ シュパンク0, キャッシュパンク1のタグ信号、103 -0,103-1はそれぞれキャッシュバンク0,キャ ッシュバンク1のタグ比較手段である。

【0013】この図4におけるキャッシュバンク0 4 01, キャッシュパンク1 402の構成例を図5に示 す。この図5において、タグ(TAGn)とデータ(D ATAn)の組み合わせで1エントリを構成しており全 部で1024エントリある。そして、CA11-0の値 により1024エントリのうちの1つのエントリが指定 される。キャッシュアクセスが行われるときは図4の論 理アドレスVAのうちの11ビットVA12-2 41 3によってキャッシュパンク0 401とキャッシュバ 50 ャッシュヒットカウンタ手段111ならびにキャッシュ

ンク1 402がアクセスされ、キャッシュパンク0の タグ信号115-0と物理アドレス上位ピット114が キャッシュバンク0のタグ比較手段103-1によって 比較される。この比較の結果キャッシュバンク〇のタグ 信号115-0またはキャッシュバンク1のタグ信号1 15-1が物理アドレス上位ピット114と等しい場合 にキャッシュヒットと判定され、どちらのバンクがヒッ トしたかによってキャッシュパンク0のデータバッファ 手段404またはキャッシュパンク1のデータバッファ 10 手段405のどちらかを通してデータがキャッシュに読 み書きされる。

【0014】そして、ダイレクトマップ、セットアソシ アティブ選択信号414が論理「1」のとき論理アドレ スVA12がキャッシュバンク0, キャッシュバンク1 のキャッシュバンク選択信号417,418として入力 されキャッシュバンクロとキャッシュバンク1は連続す る8KBのキャッシュとなり、ダイレクトマップ方式と なる。ここで、このダイレクトマップ、セットアソシア ティブ選択信号414が論理「0」のときはキャッシュ 20 選択信号417, 418は両方とも論理「1」となりキ ヤッシュパンク0 401, キャッシュパンク1 40 2は4KB×2ウェイのセットアソシアティブ方式キャ ッシュとして動作する。そして、ラインサイズ選択信号 (LSZ1, LSZ0) 415, 416によってキャッ ・シュバンク0,1のタグのアクセスアドレスの下位2ビ ット(VA3, 2)がマスクされる。このラインサイズ 選択信号415, 416が11[2] のときはモジュロ1 6が0, 4, 8, 12となるアドレスに対して別々のタ グが参照されるのでキャッシュの管理単位すなわち、ラ 30 インサイズは1Wとなる。また、このラインサイズ選択 信号415, 416が10[2] のときはナンドゲート手 段408によってタグのアクセスアドレスの最下位がマ スクされることによりアドレス空間の縮退が生じてモジ ュロ8が0、4となるアドレスに対して参照されるタグ は同一のものとなりラインサイズは2Wとなる。同様に ラインサイズ選択信号415、416が00にかのとき は論理積をとるゲート手段409~412によってタグ のアクセスアドレスの下位2ビットがマスクされ、ライ ンサイズは4Wとなる。

【0015】このラインサイズ選択信号415, 416 (LSZ1, 0)の値と論理アドレスVA12-2がア クセスするタグエントリの関係を図6に示す。この図6 において、(a) はLSZ1, 0=11 の場合を示し、 (b) はLSZ1, 0=10、(c) はLSZ1, 0= 00の場合を示す。なお、以上説明したことはデータキ ヤッシュ、命令キャッシュのどちらに対しても適用でき る。また、以上説明したように、ソフトウェアはキャッ シュカウント上限アドレスレジスタ手段108とキャッ シュカウント下限アドレスレジスタ手段109およびキ

7

アクセスカウンタ手段113をアクセスすることにより 特定のアドレス範囲についてのキャッシュヒット率を知 ることができ、最高のキャッシュヒット率を得られるよ うにキャッシュパラメータレジスタ手段104を設定す ることができる。

[0016]

【発明の効果】以上説明したように本発明は、ジョブ実行時にソフトウェアが特定のアドレス範囲についてのキャッシュヒット率を知ることができ、最高のキャッシュヒット率を得られるようにキャッシュパラメータを変更 10 することができるようにしたので、ハードウェアの処理性能を最高に引き出すことができる効果がある。

【図面の簡単な説明】

【図1】本発明の一実施例を示すプロック図である。

【図2】図1の動作説明に供するキャッシュパラメータ 設定レジスタを示す説明図である。 【図3】図1の動作説明に供するLSZとラインサイズの関係を示す説明図である。

8

【図4】図1の動作説明に供するキャッシュの詳細を示すプロック図である。


【図5】図1の動作説明に供するキャッシュの詳細を示す説明図である。

【図6】図1の動作説明に供するLSZとVAがアクセスするタグエントリの関係を示す説明図である。

【符号の説明】

- 10 104 キャッシュパラメータ設定レジスタ手段
 - 105 キャッシュメモリ手段(キャッシュ)
 - 108 キャッシュカウント上限アドレスレジスタ手段
 - 109 キャッシュカウント下限アドレスレジスタ手段
 - 111 キャッシュヒットカウンタ手段
 - 112 キャッシュアクセスカウンタ手段


[図2]





【図3】

L S Z 1,0	ラインサイス
1 1	17-}
1 0	27-1
0 0	47-1

【図6】








【図5】

	205-1	32 577
	9 7 0	データ O
	9 7 1	デーア 1
	9 2 2	₹°-92
CA11-2	9 7 3	7"- 9 3
	9 7 4	7-14
Ī		
	9 7 1023	F-9 1023
SEL		

[図1]



r. ...

【図4】

